Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 05-304072

(43) Date of publication of application: 16.11.1993

(51)Int.CI.

H01L 21/027

G03F 7/20

G03F 7/22

(21)Application number: 04-086763 (71)Applicant: NEC CORP


(22) Date of filing: 08.04.1992 (72) Inventor: YANAGISAWA MASAYUKI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To enable a semiconductor device to be lessened in dispersion caused by a loading effect and a dummy pattern to be less separated from a semiconductor wafer by a method wherein the minimal dimension of a dummy pattern is set larger than that of a pellet region, and the pattern coverage of the dummy pattern is set nearly equal to that of a pellet region.

CONSTITUTION: An aluminum film is deposited on all the surface of a semiconductor wafer 101, a positive photoresist film is applied thereon, an inner region is divided into pellet regions 102, and a prescribed pattern is projected onto the pellet region 102. A dummy pattern on a reticule is



shrunk and projected onto a peripheral region to form a dummy pattern of stripes 103B. The minimum line width of the dummy pattern is set larger that of the pellet region 102, and it is preferable that the minimum line width of the dummy pattern is set two or three times as large as that of the pellet region 102. By this setup, a pattern coverage is nearly uniform throughout the surface of the semiconductor wafer, so that a semiconductor device can be lessened in dispersion caused by a loading effect.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出頗公開香母

特開平5-304072

(43)公開日 平成5年(1993)11月16日


(51)Int.CL ⁵	識別記号	庁内整選番号	FI	技術表示值所
HOLL 21/027 GO3F 7/20 7/22	5 2 1	9122-2H 9122-2H 7352-4M	HOIL :	21/30 311 L
			*	経済 (全) 「 「 「 「 」 「 「 」 「 」 「 」 「 」 「 」 「 」 「
(21)出與番号	特與平4-86763		(71)出原人	00000-1237 日本電気株式会社
(22)出頭日	平成 4 年(1992) 4)	∃8 日	(72)発明者	東京部港区芝五丁目7番1号 病學 正之 東京部港区芝五丁目7番1号日本電気株式 会社内
			(74)代理人	弁理士 京本 直筒 (外2名)

(54) 【発明の名称 】 半導体装置の製造方法

(57)【要約】

【補成】半導体装置の製造におけるリソグラフィー工程 で、半導体ウェーハ101の周辺領域にダミーバターン 103Bを転写形成する。ダミーバターンの最小寸法お よびバターン被覆率はペレット領域102の最小寸法以 上およびパターン被覆率とほぼ同じにする。

【効果】ローディング効果によるはらつきおよび、ダミ ーパターンの訓修を少なくする。



(2)

特闘平5-304072

【特許請求の範囲】

【語求項1】 半導体ウェーハの表面に所定の接膜を形 成する工程と、ポジ型レジスト膜を形成する工程と、前 記半導体ウェーハ表面の内部領域に少なくとも一つのペ レット領域を定義して、前記ペレット領域上の前記ポジ 型レジスト膜に所定のパターンを転写し、前記ペレット 領域を除く周辺領域上の前記ポジ型レジスト順に前記パ ターンの最小寸法を少なくとも上回る最小寸法を有しバ ターン被覆率が前記パターンと実質的に等しいダミーパ ターンを転写する工程とを有することを特徴とする半導 10 しまうことが多い。 体装置の製造方法。

【請求項2】 ダミーパターンが格子状である請求項1 記載の半導体装置の製造方法。

【発明の詳細な説明】

 $\{00001\}$

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特に半導体ウェーハのパターン転写工程に関す

[0002]

ーンの転写・形成を通常福小投影型露光装置を用いて行 うので、例えば図3に示すように半導体ウェーハ201 の内部領域をマトリクス状にペレット領域202に区画 し周辺領域203には露光を施さないのが一般的であっ た。すなわち、道常のポジ型フォトレジスト膜を用いれ は周辺領域にはフォトレジスト膜が広筍間にわたって残 っているという状態になる。この場合、ペレット領域2 0.2 内と周辺領域との間でバターン被覆率 (バターンの 占有面積の当該領域の面積に対する比率)に格差が生じ ている。すなわち、ペレット領域では100%未満であ 30 るが、周辺領域では100%になる。このことが半導体 装置の製造に支障をきたすことがある。

【0003】例えば、ドライエッチングの工程において は、パターン被覆率に応じてエッチング速度、エッチン グ形状が変化する現象があり、また。プラズマ励起型の 化学的気相成長の工程においても炉内で半導体ウェーハ が対向するように配置した場合などに対面した半導体ウ ェーハのパターン被覆率の影響を受けて成膜速度が変化 する現象があることが知られている。これらの現象はロ ーディング効果と絵称され、パターン形成の均一性を妨 46 に分割し、各ペレット領域に所定のパターンを投影す ける雰囲となっている。

【①①①4】との対策として最も簡便で一般的なものは 図4 (a) に示すように半導体ウェーハ301の内部領 域をペレット領域302でマトリクス状に占有し、周辺 領域はダミーペレット領域303Aで占有させるという ものである。ダミーペレット領域303Aには、ペレッ ト領域に転写されるパターンの一部が転写される。した がって半導体ウェーハの全面にわたってパターン被覆率 がほぼ均一になり、前述したローディング効果によるば ちつきを抑制することができる。

[0005]

【発明が解決しようとする課題】しかしながら、図4 (b) に示すように、半導体ウェーハの變部301Aに おいては、独立したダミー配線304aが形成されてし まうことにもなり、その独立したダミー配線は下地との 接着強度が不十分になりやすいため容易に剝がれて他の 部分に再付着してしまう。また、運搬用キャリアの縁な どで擦れると半導体ウェーハ總部の微細配線(ダミー配 線304)は必ずしも独立していないものでも測がれて

【0006】とろして剝がれた微細配線が他の部分に再 付着すると、絶縁不良をひき起こし、製品の歩留りを下 げ、また信頼性を低下させてしまう。さらに、微細配線 のくずで製造装置が汚染されてしまうと、その製造装置 を用いるすべての製品に影響が出るため意大である。 100071

【課題を解決するための手段】本発明の半導体装置の製 造方法は、半導体ウェーハの豪面に所定の彼順を形成す る工程と、ポジ型レジスト機を形成する工程と、前記半 【従来の技術】従来の半導体装置の製造方法では、パター20 導体ウェーハ表面の内部領域に少なくとも一つのペレッ ト領域を定義して、前記ペレット領域上の前記ポジ型レ ジスト膜に所定のパターンを転写し、前記ペレット領域 を除く周辺領域上の前記ポジ型レジスト膜に前記パター ンの最小寸法を少なくとも上回る最小寸法を有しバター ン被覆率が前記パターンと実質的に等しいダミーパター ンを転写する工程とを有するというものである。 [8000]

【実施例】次に本発明について図面を参照して説明す

【①①09】図1は本発明の第1の実施例を説明するた めの半導体ウェーハの平面模式図、図2(a)はレティ クル上のダミーバターンを示す平面模式図、図2 (D) はレティクル上のダミーバターンの半導体ウェーハに投 影した状態を示す平面模式図である。

【①①1①】本実施例はアルミニウム配線形成における リソグラフィー工程に本発明を適用したものである。

【0011】半導体ウェーハ101の全面に図示しない アルミニウム聯を被着し、図示しないポジ型フォトレジ スト勝を塗布し、内部領域を復数のペレット領域102 る。この投影選光工程において、周辺領域には、図2 (a) に示すレティクル105を用いてレティクル上の ダミーパターン105Aを殺影する。

【0012】レティクル105には線幅25μm、間隔 50 μmの縞状のダミーパターン105Aが描かれてい る。福小投影型露光装置を用いて5分の1に縮小して半 導体ウェーハ [()] のポジ型フォトレジスト膜に投影。 し、線幅5 μ m 間隔 1 0 μ m の縞状サブダミーパターン 1030の潜像を得る。位置をずらして同様の操作を半 56 導体ウェーハーの1回辺領域全域にわたって繰り返す

http://www4.ipdl.inpit.go.jp/tjcontentdben.ipdl?N0000=21&N0400=image/gif&N0... 11/2/2007

特闘平5-304072

ことによって図1に示すように、縞状ダミーパターン1 03Bを形成することができる。

【0013】周辺領域におけるパターン被覆率は約33%となる。ペレット領域102には、より複雑な形状のパターンが転写されることになるが、その最小線帽は1μmでパターン被覆率も約33%であるとする。

【①①14】ダミーパターンの長小線帽は、ペレット領域102での最小線幅より大きく、好ましくは2~3倍程度以上にしておく。半導体ウェーハ101の周辺領域に形成されるダミー配線が割れ難しくするためである。 【①①15】バターン被覆率がウェーハ全面でほぼ均一になるのでローディング効果によるばらつきを抑止できる。本実施例ではダミー配線が直線状をしているが、曲線状例えば正弦曲波状にしてもよい。

(①) 16] 図5(a) は本発明の第2の実施例を説明 するための半導体ウェーハの平面模式図、図5(b)は 第2の実施例によるダミー配線を示す斜視図である。

【0018】このダミーバターンは線幅5 μm、間隔2 ① μmの縦縞と、線幅5 μm、間隔2 5 μmの横縞とが 更差している格子縞状パターンであり、隣接する翼光ショット間でパターンが接続するように形成している。パ ターン被寝率は33%でありペレット領域内のアルミニウム配線のパターン被寝率と戦略等しい値である。こう して形成される格子縞状ダミー配線404は、半導体ウェーバの任意の端部401Aにおいても独立することが ないので下地との接着性が強く、第1の裏施例より一層 30 別がれにくい。

(0019)本実施例では、直線状の報稿と構稿が直交しているが、斜交していてもよい。あるいは互いに斜交する3本の稿を設けてもよい。 見に、直線状に限らず、互いに交わる曲線状(例えば正弦曲線のような周期生の*

*曲線状)の縞を用いてもよい。

[0020]

(3)

【発明の効果】以上説明したように本発明は半導体ウェーハにパターンを転写形成するリソグラフィー工程において、半導体ウェーハの周辺領域に、内部領域に存在するパターン最小寸法を少くとも上回る最小寸法を得し、かつ内部領域におけるパターン被覆率と戦略等しいパターン接覆率を育するダミーパターンを形成するので、半導体鉄窟の製造工程中でパターン被覆率に依存するロー10 ディング効果をよるばらつきを抑制するとともに、半導体ウェーハ蟾部からの微細パターンの副がれを防止することができるという効果を育する。

【図面の簡単な説明】

【図1】 本発明の第1の実施例の説明に使用する半導体 ウェーハの平面模式図である。

【図2】本発明の第1の実施例における露光工程の説明に使用するレチィクルの平面模式図(図2(a))および半導体ウェーハの平面模式図(図2(b))である。

【図3】従来の技術の説明に使用する半導体ウェーハの 平面棋式図である。

【図4】 従来の技術の説明に使用する半導体ウェーハの 平面模式図(図4(a))、および斜視図(図4

(b)) である。

[図5] 本発明の第2の実施例の説明に使用する半導体ウェーハの平面模式図(図5(a)) および斜視図(図5(b))である。

【符号の説明】

101, 101, 301, 401 半導体ウェーハ

102, 202, 302, 402 ペレット領域

103B ダミーパターン

1030 サブダミーパターン

203 周辺領域


303A ダミーペレット領域


403B ダミーパターン

304,404 ダミー配線


[22]

【図3】





(4) 特闘平5-304072



(5)

特闘平5-304072



